三项新突破使商业化纳米管处理器成为未来焦点 | 智能技术

发布日期:2019-09-28 10:00


麻省理工学院和ADI公司的工程师们创建了第一个完全可编程的16位碳纳米管人工智能微处理器。到目前为止,它是基于碳纳米管的CMOS逻辑最复杂的集成,具有近15,000个晶体管,并且使用已经被证明可以在商业芯片制造设施中工作的技术来完成。该发明人称,该处理器称为RV16X-NANO,是超硅技术发展的里程碑。

与硅晶体管不同,纳米管器件可以很容易地制成具有密集3D互连的多层结构。在美国国防部高级研究计划局希望此技术会使商业碳纳米管(CNT)芯片与当今前沿芯片的性能相当,但没有高的设计和制造成本。

一些研究人员在2013年创建了一个适度的一位178晶体管处理器。相比之下,新的基于开源RISC-V指令集的新处理器能够处理16位数据和32位指令。当然,由麻省理工学院助理教授马克斯舒拉克领导的团队通过运行一个强制性的“Hello,World!”程序来测试该芯片。

“十年前,我们希望这是可能的。”舒拉克说。“现在我们知道这是可能的......我们知道它可以在商业设施中完成。”

Shulaker的团队以及ADI公司的工程师以及后来的Skywater Technology Foundry开发了三种商业上可行的技术来制造RV16X-NANO。其中两个涉及碳纳米管纯度和均匀性的顽固问题,第三个涉及创建n型和p型晶体管以形成互补逻辑电路。

制造CNT晶体管时,首先将纳米管放入溶液中并铺展在硅晶片上。大多数纳米管均匀地位于硅上,但每隔一段时间,它们就会形成一千个或更多的束。这些束不能形成晶体管。Shulaker解释说,在构建小型测试电路时,这并不是什么大问题,因为即使他们杀死了一个电路,另一个电路也可以工作。但对于像RV16X-NANO这样的大规模集成,这些纳米管堆积将足以使整个处理器陷入困境。

RINSE是舒拉克学生克里斯蒂安·劳的解决方案之一,它依赖于这样一个事实,即范德瓦尔斯的力量比单个纳米管更强烈地粘在基板上。通过首先用光致抗蚀剂涂覆纳米管覆盖的基板,然后在恰当的条件下小心地将其洗掉--该过程选择性地除去束但留下单独的CNT。

虽然RINSE处理了一种碳纳米管杂质,但另一种纯度问题几乎使整个项目崩溃。CNT总是有两种基本类型,金属和半导体。在基于CNT的逻辑门中具有一些金属纳米管意味着该电路将浪费功率并产生噪声信号。

“这是一个非常基本的问题。”舒拉克说。令他惊讶的是,它没有得到回答。他的团队提出的答案是“相当令人沮丧”。今天最好的商业流程可以生产99.99%的半导体纳米管和0.01%的金属,但需要的是99.999999%的纯度——目前是不可能实现。

“我们认为,如果我们无法解决这个问题......那么不知怎的,我们必须围绕它来设计。”舒拉克说。该团队发现,到目前为止,所需纯度的主要驱动力不是功率问题,而是噪音。在他们制造的许多逻辑电路中,他们发现了一种模式,表明某些组合比其他组合更容易受到噪声问题的影响。“因此,解决方案很简单:我们只需设计具有良好逻辑门组合的电路,避免使用坏组合。”

DREAM,博士后研究员Gage Hill提出的一套设计规则,允许使用碳纳米管进行大规模集成,您可以购买现成的。

第三个重大突破,称为MIXED,允许创建CMOS逻辑所需的两种类型的晶体管,这种晶体管几十年来一直在各种处理器中使用。为此,您需要电子传导(NMOS)和空穴传导(PMOS)晶体管。之前对纳米管处理器的尝试,例如Shulaker作为研究生建造的一位系统,仅使用PMOS。

在硅中,通过用不同的原子掺杂晶体管的沟道区来实现区别,以有效地将电子添加到硅晶格或窃取一些。但这种“替代掺杂”对碳纳米管不起作用。“在不破坏纳米管性质的情况下更换原子是很困难的。”舒拉克说。

因此,他们转向“静电掺杂”。这里,电介质氧化物被设计为从纳米管添加或减去电子。使用称为原子层沉积的常见半导体制造技术,该团队能够一次沉积一层原子层等二氧化碳等电介质。Shulaker解释说,通过操纵层的确切成分,比如氧含量略少或更多,氧化物想要向纳米管提供电子或从纳米管中偷取电子。

在仔细选择所涉及的金属电极和ALD工艺之间,研究人员能够可靠地将PMOS和NMOS器件一起构建。

至关重要的是,MIXED是一种低温工艺,因此晶体管可以构建在其他电路层之上而不会损坏它们。事实上,RV16X-NANO中的晶体管内置于为晶体管提供电源的一层互连和另一层将晶体管连接到逻辑门和更大系统的层之间。工程师对这种“埋地电力线”方案感兴趣,以释放空间,从而实现性能更好或更小的系统。但是它们在硅中更难实现,部分原因是加工温度过高。