台积电的5纳米工艺将于2020年上半年走上正轨。设备速度提高15%，能效提高30%
图片来源：台积电制造有限公司。
台积电新的5纳米制程取得的性能提升，部分归功于“高迁移率通道”的加入。它是如何创建的？台积电不愿透露。
“知道的人就知道。”这就是台积电先进技术高级总监杰弗里·耶普(Geoffrey Yeap)就这种神秘成分所说的全部内容，这种神秘成分有助于提高使用该公司下一代制造工艺制造的人工智能设备的性能。YAP周三在旧金山举行的IEEE国际电子设备会议上告诉工程师，台积电的5纳米工艺N5有望在2020年上半年大规模生产。
与该公司用于制造iPhone X处理器和其他高端系统的7纳米工艺相比，N5的设备速度加快了15%，能效提高了30%。叶雅普说，它产生的逻辑是之前工艺的1.84%，产生的静态随机存取存储器单元只有0.021平方微米，是迄今报道的最紧凑的。
这一过程目前处于所谓的风险生产--最初的客户冒着这样的风险，认为这将适用于他们的设计。Yeap报告说，最初的平均SRAM产量约为80%，N5的产量提高速度比最近推出的任何其他工艺都要快。
N5是第一个围绕极紫外光刻(EUV)设计的台积电工艺。因为它使用13.5纳米的光而不是193纳米的光，EUV可以在一步内定义芯片特征-相比之下，使用193纳米的光可以在三个或更多步骤中定义芯片特征。
一些成品率提高可能是由于使用了极紫外光刻(EUV)。N5是第一个围绕EUV设计的台积电制程。上一代首先是使用已建立的193纳米浸入式光刻技术开发的，然后当EUV被引入时，一些最难生产的芯片特征被用新技术制造出来。因为它使用13.5纳米的光而不是193纳米的光，EUV可以在一步内定义芯片特征-相比之下，使用193纳米的光可以在三个或更多步骤中定义芯片特征。Yeap说，N5有10多个EUV层，是“相当长一段时间”以来第一个使用比前一代更少的光刻掩模的新工艺。
性能提升的部分原因是台积电首次在流程中加入了“高流动性渠道”。载流子迁移率是指电流通过晶体管的速度，因此限制了器件切换的速度。当被(多次)问及高移动性频道的构成时，Yeap拒绝提供细节。“知道的人都知道，”他说，引来观众的笑声。台积电和其他公司过去曾探索过基于锗的渠道。当天早些时候，英特尔展示了一个3D过程，底部是硅NMOS，上面是一层锗PMOS。
YAP甚至不会被限制在哪种类型的晶体管上，NMOS或PMOS，或者两者都有，具有增强的通道。不过，后者大概不是很神秘。空穴在硅器件中的传播速度通常比电子慢，因此PMOS器件将受益于增强的迁移率。按下后，Yeap确认只有一种设备具有高移动性信道。